- c -

• CALIB0_NCAL() : chip::port::Port
• CALIB0_PCAL() : chip::port::Port
• CALIB1_NCAL() : chip::port::Port
• CALIB1_PCAL() : chip::port::Port
• cancel() : cmsisrtx5::CmsisRTX5Timer, hal::counter::Timer, hal::serial::SerialBus, hal::serial::SerialBusTransmit, mframe::lang::Cancelable, mframe::sys::Timer
• capacity() : mframe::io::ByteBuffer, mframe::util::Pool
• cast() : mframe::lang::Pointers
• castSigned() : mframe::numb::Bytes, mframe::numb::Integers, mframe::numb::Shorts
• castUnsigned() : mframe::numb::Bytes, mframe::numb::Integers, mframe::numb::Shorts
• CCR_CAP0FE() : chip::ctimer::CTIMER
• CCR_CAP0I() : chip::ctimer::CTIMER
• CCR_CAP0RE() : chip::ctimer::CTIMER
• CCR_CAP1FE() : chip::ctimer::CTIMER
• CCR_CAP1I() : chip::ctimer::CTIMER
• CCR_CAP1RE() : chip::ctimer::CTIMER
• CCR_CAP2FE() : chip::ctimer::CTIMER
• CCR_CAP2I() : chip::ctimer::CTIMER
• CCR_CAP2RE() : chip::ctimer::CTIMER
• CCR_CAP3FE() : chip::ctimer::CTIMER
• CCR_CAP3I() : chip::ctimer::CTIMER
• CCR_CAP3RE() : chip::ctimer::CTIMER
• ceil() : mframe::lang::Maths
• CFG_INTG_PWSWTCH_SLEEP_ACTIVE_EN() : chip::spc::SPC
• CFG_INTG_PWSWTCH_SLEEP_EN() : chip::spc::SPC
• CFG_INTG_PWSWTCH_WKUP_ACTIVE_EN() : chip::spc::SPC
• CFG_INTG_PWSWTCH_WKUP_EN() : chip::spc::SPC
• checkLowPowerReqest() : chip::spc::SPC
• checkPowerDomainLowPowerRequest() : chip::spc::SPC
• checkSwitchState() : chip::spc::SPC
• clear() : mframe::lang::Strings, mframe::sys::Stacker, mframe::util::ArrayMap, mframe::util::Collection< E >, mframe::util::PArrayQueue
• clearLowPowerRequest() : chip::spc::SPC
• clearPeripheralReset() : chip::reset::Reset
• clearPeriphIOIsolationFlag() : chip::spc::SPC
• clearPowerDomainLowPowerRequestFlag() : chip::spc::SPC
• clearVoltageDetectStatusFlag() : chip::spc::SPC
• CLKOUT_CLKDIV_DIV() : chip::mrcc::MRCC
• CLKOUT_CLKDIV_HALT() : chip::mrcc::MRCC
• CLKOUT_CLKDIV_RESET() : chip::mrcc::MRCC
• CLKOUT_CLKDIV_UNSTAB() : chip::mrcc::MRCC
• CLKOUT_CLKSEL_MUX() : chip::mrcc::MRCC
• CLKUNLOCK_UNLOCK() : chip::syscon::SYSCON
• clone() : mframe::lang::Strings
• close() : hal::serial::SerialPort, mframe::io::Closeable
• CMD_CHECK_ADDR_FAIL() : chip::fmu::FMU
• CMD_CHECK_ALIGNFAIL_BLK() : chip::fmu::FMU
• CMD_CHECK_ALIGNFAIL_PG() : chip::fmu::FMU
• CMD_CHECK_ALIGNFAIL_PHR() : chip::fmu::FMU
• CMD_CHECK_ALIGNFAIL_SCR() : chip::fmu::FMU
• CMD_CHECK_ALL_CMD() : chip::fmu::FMU
• CMD_CHECK_IFR_CMD() : chip::fmu::FMU
• CMD_CHECK_ILLEGAL_CMD() : chip::fmu::FMU
• CMD_CHECK_OPTION_FAIL() : chip::fmu::FMU
• CMD_CHECK_RANGE_FAIL() : chip::fmu::FMU
• CMD_CHECK_SCR_ALIGN_CHK() : chip::fmu::FMU
• CMP0_FUNC_CLKDIV_DIV() : chip::mrcc::MRCC
• CMP0_FUNC_CLKDIV_HALT() : chip::mrcc::MRCC
• CMP0_FUNC_CLKDIV_RESET() : chip::mrcc::MRCC
• CMP0_FUNC_CLKDIV_UNSTAB() : chip::mrcc::MRCC
• CMP0_RR_CLKDIV_DIV() : chip::mrcc::MRCC
• CMP0_RR_CLKDIV_HALT() : chip::mrcc::MRCC
• CMP0_RR_CLKDIV_RESET() : chip::mrcc::MRCC
• CMP0_RR_CLKDIV_UNSTAB() : chip::mrcc::MRCC
• CMP0_RR_CLKSEL_MUX() : chip::mrcc::MRCC
• CMP1_FUNC_CLKDIV_DIV() : chip::mrcc::MRCC
• CMP1_FUNC_CLKDIV_HALT() : chip::mrcc::MRCC
• CMP1_FUNC_CLKDIV_RESET() : chip::mrcc::MRCC
• CMP1_FUNC_CLKDIV_UNSTAB() : chip::mrcc::MRCC
• CMP1_RR_CLKDIV_DIV() : chip::mrcc::MRCC
• CMP1_RR_CLKDIV_HALT() : chip::mrcc::MRCC
• CMP1_RR_CLKDIV_RESET() : chip::mrcc::MRCC
• CMP1_RR_CLKDIV_UNSTAB() : chip::mrcc::MRCC
• CMP1_RR_CLKSEL_MUX() : chip::mrcc::MRCC
• CmsisRTX5Kernel() : cmsisrtx5::CmsisRTX5Kernel
• CmsisRTX5Thread() : cmsisrtx5::CmsisRTX5Thread
• CmsisRTX5Timer() : cmsisrtx5::CmsisRTX5Timer
• compair() : mframe::lang::Pointer
• compairStrings() : mframe::lang::Pointer
• compare() : mframe::lang::Character, mframe::lang::Pointers
• compareIgnoreCast() : mframe::lang::Character
• completed() : mframe::io::CompletionHandler< R >, mframe::sys::Svchost, mframe::util::PFuture
• CompletionWaiter() : mframe::util::CompletionWaiter
• CONFIG_RANGE() : chip::port::Port
• ConsumerEvent() : mframe::func::ConsumerEvent
• ConsumerMethod() : mframe::func::ConsumerMethod
• containsKey() : mframe::util::ArrayMap, mframe::util::Map< V >
• containsValue() : mframe::util::Map< V >
• copy() : mframe::lang::Data, mframe::lang::Pointer, mframe::lang::Pointers
• copyTo() : mframe::lang::Pointer
• CoreChip() : core::CoreChip
• CoreEdgeTriggerPin() : core::CoreEdgeTriggerPin
• CoreEdgeTriggerPort() : core::CoreEdgeTriggerPort
• CoreGeneralPin() : core::CoreGeneralPin
• CoreGeneralPort() : core::CoreGeneralPort
• CoreHardwareInfo() : core::CoreHardwareInfo
• CoreIIC() : core::CoreIIC
• CoreIICMaster() : core::CoreIICMaster
• CoreMux() : core::CoreMux
• CorePulseWidth() : core::CorePulseWidth
• CorePulseWidthChannel() : core::CorePulseWidthChannel
• CoreUSART() : core::CoreUSART
• cos() : mframe::lang::Maths
• cosh() : mframe::lang::Maths
• CPU0NSTCKCAL_NOREF() : chip::syscon::SYSCON
• CPU0NSTCKCAL_SKEW() : chip::syscon::SYSCON
• CPU0NSTCKCAL_TENMS() : chip::syscon::SYSCON
• CPUSTAT_CPU0LOCKUP() : chip::syscon::SYSCON
• CPUSTAT_CPU0SLEEPING() : chip::syscon::SYSCON
• CR_CAP() : chip::ctimer::CTIMER
• CSR_SCS() : chip::scg::SCG
• CTCR_CINSEL() : chip::ctimer::CTIMER
• CTCR_CTMODE() : chip::ctimer::CTIMER
• CTCR_ENCC() : chip::ctimer::CTIMER
• CTCR_SELCC() : chip::ctimer::CTIMER
• CTIMER() : chip::ctimer::CTIMER
• CTIMER0_CLKDIV_DIV() : chip::mrcc::MRCC
• CTIMER0_CLKDIV_HALT() : chip::mrcc::MRCC
• CTIMER0_CLKDIV_RESET() : chip::mrcc::MRCC
• CTIMER0_CLKDIV_UNSTAB() : chip::mrcc::MRCC
• CTIMER0_CLKSEL_MUX() : chip::mrcc::MRCC
• CTIMER1_CLKDIV_DIV() : chip::mrcc::MRCC
• CTIMER1_CLKDIV_HALT() : chip::mrcc::MRCC
• CTIMER1_CLKDIV_RESET() : chip::mrcc::MRCC
• CTIMER1_CLKDIV_UNSTAB() : chip::mrcc::MRCC
• CTIMER1_CLKSEL_MUX() : chip::mrcc::MRCC
• CTIMER2_CLKDIV_DIV() : chip::mrcc::MRCC
• CTIMER2_CLKDIV_HALT() : chip::mrcc::MRCC
• CTIMER2_CLKDIV_RESET() : chip::mrcc::MRCC
• CTIMER2_CLKDIV_UNSTAB() : chip::mrcc::MRCC
• CTIMER2_CLKSEL_MUX() : chip::mrcc::MRCC
• CTIMER3_CLKDIV_DIV() : chip::mrcc::MRCC
• CTIMER3_CLKDIV_HALT() : chip::mrcc::MRCC
• CTIMER3_CLKDIV_RESET() : chip::mrcc::MRCC
• CTIMER3_CLKDIV_UNSTAB() : chip::mrcc::MRCC
• CTIMER3_CLKSEL_MUX() : chip::mrcc::MRCC
• CTIMER4_CLKDIV_DIV() : chip::mrcc::MRCC
• CTIMER4_CLKDIV_HALT() : chip::mrcc::MRCC
• CTIMER4_CLKDIV_RESET() : chip::mrcc::MRCC
• CTIMER4_CLKDIV_UNSTAB() : chip::mrcc::MRCC
• CTIMER4_CLKSEL_MUX() : chip::mrcc::MRCC
• CTIMERGLOBALSTARTEN_CTIMER0_CLK_EN() : chip::syscon::SYSCON
• CTIMERGLOBALSTARTEN_CTIMER1_CLK_EN() : chip::syscon::SYSCON
• CTIMERGLOBALSTARTEN_CTIMER2_CLK_EN() : chip::syscon::SYSCON
• CTIMERGLOBALSTARTEN_CTIMER3_CLK_EN() : chip::syscon::SYSCON
• CTIMERGLOBALSTARTEN_CTIMER4_CLK_EN() : chip::syscon::SYSCON
• CTRL_0_RESERVED15() : chip::glikey::GLIKEY
• CTRL_0_RESERVED31() : chip::glikey::GLIKEY
• CTRL_0_SFT_RST() : chip::glikey::GLIKEY
• CTRL_0_WR_EN_0() : chip::glikey::GLIKEY
• CTRL_0_WRITE_INDEX() : chip::glikey::GLIKEY
• CTRL_1_READ_INDEX() : chip::glikey::GLIKEY
• CTRL_1_RESERVED15() : chip::glikey::GLIKEY
• CTRL_1_RESERVED31() : chip::glikey::GLIKEY
• CTRL_1_SFR_LOCK() : chip::glikey::GLIKEY
• CTRL_1_WR_EN_1() : chip::glikey::GLIKEY
• CTRL_DOZEEN() : chip::lpuart::LPUART
• CTRL_FEIE() : chip::lpuart::LPUART
• CTRL_IDLECFG() : chip::lpuart::LPUART
• CTRL_ILIE() : chip::lpuart::LPUART
• CTRL_ILT() : chip::lpuart::LPUART
• CTRL_LOOPS() : chip::lpuart::LPUART
• CTRL_M() : chip::lpuart::LPUART
• CTRL_M7() : chip::lpuart::LPUART
• CTRL_MA1IE() : chip::lpuart::LPUART
• CTRL_MA2IE() : chip::lpuart::LPUART
• CTRL_NEIE() : chip::lpuart::LPUART
• CTRL_ORIE() : chip::lpuart::LPUART
• CTRL_PE() : chip::lpuart::LPUART
• CTRL_PEIE() : chip::lpuart::LPUART
• CTRL_PT() : chip::lpuart::LPUART
• CTRL_R8T9() : chip::lpuart::LPUART
• CTRL_R9T8() : chip::lpuart::LPUART
• CTRL_RE() : chip::lpuart::LPUART
• CTRL_RIE() : chip::lpuart::LPUART
• CTRL_RSRC() : chip::lpuart::LPUART
• CTRL_RWU() : chip::lpuart::LPUART
• CTRL_SBK() : chip::lpuart::LPUART
• CTRL_TCIE() : chip::lpuart::LPUART
• CTRL_TE() : chip::lpuart::LPUART
• CTRL_TIE() : chip::lpuart::LPUART
• CTRL_TXDIR() : chip::lpuart::LPUART
• CTRL_TXINV() : chip::lpuart::LPUART
• CTRL_WAKE() : chip::lpuart::LPUART
• currentThread() : mframe::lang::Object, mframe::lang::System