- l -

• ldexp() : mframe::lang::Maths
• length() : mframe::lang::Character, mframe::lang::Data, mframe::util::Array< E >, mframe::util::PArray
• lengthUnsigned() : mframe::lang::Data
• limit() : mframe::io::ByteBuffer
• lock() : mframe::io::ByteBuffer, mframe::io::RingBuffer, mframe::lang::Object, mframe::lang::Readable, mframe::lang::System
• lockCoreVoltageDetectResetSetting() : chip::spc::SPC
• lockSystemVoltageDetectResetSetting() : chip::spc::SPC
• log() : mframe::lang::Maths
• log10() : mframe::lang::Maths
• lowerDelay() : mframe::lang::System
• LP_CFG1_SOC_CNTRL() : chip::spc::SPC
• LP_CFG_BGMODE() : chip::spc::SPC
• LP_CFG_CORE_LVDE() : chip::spc::SPC
• LP_CFG_CORELDO_VDD_DS() : chip::spc::SPC
• LP_CFG_CORELDO_VDD_LVL() : chip::spc::SPC
• LP_CFG_LP_IREFEN() : chip::spc::SPC
• LP_CFG_SRAMLDO_DPD_ON() : chip::spc::SPC
• LP_CFG_SYS_HVDE() : chip::spc::SPC
• LP_CFG_SYS_LVDE() : chip::spc::SPC
• LPCAC_CTRL_CLR_LPCAC() : chip::syscon::SYSCON
• LPCAC_CTRL_DIS_LPCAC() : chip::syscon::SYSCON
• LPCAC_CTRL_DIS_LPCAC_WTBF() : chip::syscon::SYSCON
• LPCAC_CTRL_FRC_NO_ALLOC() : chip::syscon::SYSCON
• LPCAC_CTRL_LIM_LPCAC_WTBF() : chip::syscon::SYSCON
• LPCAC_CTRL_LPCAC_MEM_REQ() : chip::syscon::SYSCON
• LPCAC_CTRL_LPCAC_XOM() : chip::syscon::SYSCON
• LPI2C() : chip::lpi2c::LPI2C
• LPI2C0_CLKDIV_DIV() : chip::mrcc::MRCC
• LPI2C0_CLKDIV_HALT() : chip::mrcc::MRCC
• LPI2C0_CLKDIV_RESET() : chip::mrcc::MRCC
• LPI2C0_CLKDIV_UNSTAB() : chip::mrcc::MRCC
• LPI2C0_CLKSEL_MUX() : chip::mrcc::MRCC
• LPI2C1_CLKDIV_DIV() : chip::mrcc::MRCC
• LPI2C1_CLKDIV_HALT() : chip::mrcc::MRCC
• LPI2C1_CLKDIV_RESET() : chip::mrcc::MRCC
• LPI2C1_CLKDIV_UNSTAB() : chip::mrcc::MRCC
• LPI2C1_CLKSEL_MUX() : chip::mrcc::MRCC
• LPI2C2_CLKDIV_DIV() : chip::mrcc::MRCC
• LPI2C2_CLKDIV_HALT() : chip::mrcc::MRCC
• LPI2C2_CLKDIV_RESET() : chip::mrcc::MRCC
• LPI2C2_CLKDIV_UNSTAB() : chip::mrcc::MRCC
• LPI2C2_CLKSEL_MUX() : chip::mrcc::MRCC
• LPI2C3_CLKDIV_DIV() : chip::mrcc::MRCC
• LPI2C3_CLKDIV_HALT() : chip::mrcc::MRCC
• LPI2C3_CLKDIV_RESET() : chip::mrcc::MRCC
• LPI2C3_CLKDIV_UNSTAB() : chip::mrcc::MRCC
• LPI2C3_CLKSEL_MUX() : chip::mrcc::MRCC
• LPREQ_CFG_LPREQOE() : chip::spc::SPC
• LPREQ_CFG_LPREQOV() : chip::spc::SPC
• LPREQ_CFG_LPREQPOL() : chip::spc::SPC
• LPSPI0_CLKDIV_DIV() : chip::mrcc::MRCC
• LPSPI0_CLKDIV_HALT() : chip::mrcc::MRCC
• LPSPI0_CLKDIV_RESET() : chip::mrcc::MRCC
• LPSPI0_CLKDIV_UNSTAB() : chip::mrcc::MRCC
• LPSPI0_CLKSEL_MUX() : chip::mrcc::MRCC
• LPSPI1_CLKDIV_DIV() : chip::mrcc::MRCC
• LPSPI1_CLKDIV_HALT() : chip::mrcc::MRCC
• LPSPI1_CLKDIV_RESET() : chip::mrcc::MRCC
• LPSPI1_CLKDIV_UNSTAB() : chip::mrcc::MRCC
• LPSPI1_CLKSEL_MUX() : chip::mrcc::MRCC
• LPTMR0_CLKDIV_DIV() : chip::mrcc::MRCC
• LPTMR0_CLKDIV_HALT() : chip::mrcc::MRCC
• LPTMR0_CLKDIV_RESET() : chip::mrcc::MRCC
• LPTMR0_CLKDIV_UNSTAB() : chip::mrcc::MRCC
• LPTMR0_CLKSEL_MUX() : chip::mrcc::MRCC
• LPUART0_CLKDIV_DIV() : chip::mrcc::MRCC
• LPUART0_CLKDIV_HALT() : chip::mrcc::MRCC
• LPUART0_CLKDIV_RESET() : chip::mrcc::MRCC
• LPUART0_CLKDIV_UNSTAB() : chip::mrcc::MRCC
• LPUART0_CLKSEL_MUX() : chip::mrcc::MRCC
• LPUART1_CLKDIV_DIV() : chip::mrcc::MRCC
• LPUART1_CLKDIV_HALT() : chip::mrcc::MRCC
• LPUART1_CLKDIV_RESET() : chip::mrcc::MRCC
• LPUART1_CLKDIV_UNSTAB() : chip::mrcc::MRCC
• LPUART1_CLKSEL_MUX() : chip::mrcc::MRCC
• LPUART2_CLKDIV_DIV() : chip::mrcc::MRCC
• LPUART2_CLKDIV_HALT() : chip::mrcc::MRCC
• LPUART2_CLKDIV_RESET() : chip::mrcc::MRCC
• LPUART2_CLKDIV_UNSTAB() : chip::mrcc::MRCC
• LPUART2_CLKSEL_MUX() : chip::mrcc::MRCC
• LPUART3_CLKDIV_DIV() : chip::mrcc::MRCC
• LPUART3_CLKDIV_HALT() : chip::mrcc::MRCC
• LPUART3_CLKDIV_RESET() : chip::mrcc::MRCC
• LPUART3_CLKDIV_UNSTAB() : chip::mrcc::MRCC
• LPUART3_CLKSEL_MUX() : chip::mrcc::MRCC
• LPUART4_CLKDIV_DIV() : chip::mrcc::MRCC
• LPUART4_CLKDIV_HALT() : chip::mrcc::MRCC
• LPUART4_CLKDIV_RESET() : chip::mrcc::MRCC
• LPUART4_CLKDIV_UNSTAB() : chip::mrcc::MRCC
• LPUART4_CLKSEL_MUX() : chip::mrcc::MRCC
• LPWKUP_DELAY_LPWKUP_DELAY() : chip::spc::SPC